Vous êtes ici : Accueil > INNOVATION INDUSTRIELLE > DÉMONSTRATEURS > Intact
Publié le 26 janvier 2021

Technologies 3D pour systèmes avances sur puces

 Qu'est ce qu' INTACT?

IntAct est composé d'une architecture de 96 cœurs et de 6 micro-puces empilées (FDSOI 28nm) en 3D sur un interposeur en silicium actif (CMOS 65nm), entièrement traité, packagé et testé.:

  • L'architecture, basée sur des micro-puces, bénéficie d'un schéma d'intégration 3D avancé comprenant des interconnexions matrice-matrice TSV, à pas moyen et ultra fin.
  • L'interposeur actif comprend : un réseau sur puce, des convertisseurs DC-DC et un système IO.
  • Le prototype a été évalué morphologiquement et électriquement. Enfin, le test structurel du prototype INTACT a été atteint et montre des résultats conformes aux attentes sur le panneau d'application.
  • Les résultats permettent d'envisager la conception de futurs systèmes à haute efficacité pour le calcul intensif.


 Applications

Le calcul intensif et l'IA nécessitent toujours plus de performance : capacités de calcul, efficacité énergétique et spécialisations.

  • Diviser un grand cube unique en une multitude de petits cubes conduit à une baisse des coûts dans les nœuds technologiques avancés, ainsi qu'à un niveau élevé d'applications de spécialisation.
  • Les micro-puces s'avèrent hautement configurables et optimisées si utilisées avec des technologies adéquates : micro-puces de cœurs pour calcul générique, micro-puces GPU, fabrication micro-puces FPGA, micro-puces accélérateurs IA pour noyaux IA éco-énergétiques et mémoires avancées telles que HBM. 
  • La réutilisation de l'IP et des micro-puces s'avère un avantage clé pour l'intégration active d'un interposeur.



 Nouveautés?

Les principales innovations sont liées à la fois à la technologie et à l'architecture :

  • Technologie 3D avancée : environ 150 000 connexions entre les micro-puces et l'interposeur à l'aide d'interconnexions matricielles à pas ultra fin (pilier en cuivre pas de 20um), 14 000 TSV (diamètre 10um, pas 40um) à travers l'interposeur actif, avec 6 micropuces (FDSOI 28nm, 20mm²), empilé en 3D sur l'interposeur actif (CMOS 65nm, 220mm²).

 

  • Architecture 3D avancée : l'interposeur actif offre un réseau sur puce pour une communication micropuce à micropuce, une architecture évolutive et configurable L1/L2/L3, des convertisseurs DC-DC intégrés pour les alimentations micropuces, un niveau de systèmes IO, une infrastructure design pour test. L'ensemble de l'architecture fournit, par ailleurs, un cache système à 96 cœurs cohérent.


 Prochaines étapes?

  • Technologie 3D avec une technologie de liaison hypride Puce-Wafer pour une connectivité 3D de micropuces à pas ultra-fin et un meilleur couplage thermique et mécanique.
  • De l'interposeur actif à l'interposeur photonique, en utilisant un réseau de puce phtotonique, intégrants des guides d'ondes, une conversion micropuces E/O et la technologie 3D.
  • Architecture 3D avec des accélérateurs IA dédiés, des cubes « In-memory-computing » pour assurer sobriété énergétique.


PUBLICATIONS

  • P. Vivet et al., "2.3 A 220GOPS 96-Core Processor with 6 Chiplets 3D-Stacked on an Active Interposer Offering 0.6ns/mm Latency, 3Tb/s/mm2 Inter-Chiplet Interconnects and 156mW/mm2@ 82%-Peak-Efficiency DC-DC Converters,"  ISSCC 2020
  •  Prix du meilleur article de session : P. Coudrain, et al., "Active Interposer Technology for Chiplet-Based Advanced 3D System Architectures", ECTC 2019.
  •  E. Guthmuller et al., "A 29 Gops/Watt 3D-Ready 16-Core Computing Fabric with Scalable Cache Coherent Architecture Using Distributed L2 and Adaptive L3 Caches", ESSCIRC 2018.




© CEA

© CEA

FLYER


(294 Ko)